IJE TRANSACTIONS C: Aspects Vol. 31, No. 3 (March 2018) 415-421    Article in Press

PDF URL: http://www.ije.ir/Vol31/No3/C/3-2712.pdf  
downloaded Downloaded: 135   viewed Viewed: 1362

S. Zoka and M. Gholami
( Received: August 05, 2017 – Accepted in Revised Form: October 12, 2017 )

Abstract    Quantum dot cellular automata (QCA) introduces a pioneer technology in nano scale computer architectures. Employing this technology is one of the solutions to decrease the size of circuits and reducing power dissipation. In this paper, two new optimized FlipFlops with reset input are proposed in quantum dot cellular automata technology. In addition, comparison with related works is performed.The reset pin in the proposed circuits is level triggered. Simulation results demonstrate that the both proposed desgins have efficient structures in terms of area, delay and complexity. The proposed structures are simulated using the QCADesigner and the validity of them has been proved. Simulations of the first proposed level triggered reset D-Flip Flop show that this circuit has 82 quantum cells and needs only two clock cycle for valid operation. In addition the second proposed architecture for level triggered reset D-Flip Flop has only 85 quantum cells and it needs only one clock cycle for proper operation.


Keywords    Quantum cellular automata, D flip-flop, level triggered, QCADesigner, Clocking zones


چکیده    آتوماتای سلولی کوانتومی (QCA) یک فناوری پیشتاز در مقیاس نانو برای طراحی معماری‌های کامپیوتری است. استفاده از این فناوری یکی از راه حل های موجود برای کاهش اندازه مدارهای دیجیتال و کاهش توان مصرفی آنها است. در این مقاله دو فلیپ فلاپ D با ورودی بازنشانی در تکنولوژی آتوماتای کوانتومی سلولی ارائه شده است، به علاوه مقایسه آن با کارهای مرتبط نیزنشان داده شده است. پایه بازنشانی در مدار ارایه شده حساس به سطح است. نتایج شبیه سازی نشان میدهد که هر دو طراحی حاضر ساختارهای موثری از لحاظ فضا و تاخیر و پیچیدگی هستند. ساختارهای ارایه شده توسط نرم افزار QCADesigner شبیه سازی شده اند که صحت انجام آنها را تایید میکند. شبیه ‌سازی اولین فلیپ فلاپ D حساس به لبه ارایه شده نشان می‌دهد که این مدار ۸۲ سلول کوانتومی دارد و فقط به دو دوره کلاک برای عملکرد صحیح نیاز دارد. به علاوه معماری دوم ارایه شده برای فلیپ فلاپ D حساس به سطح با ورودی بازنشانی ارایه شده تنها به ۸۵ سلول کوانتومی نیاز دارد و در یک دوره ساعت عملکرد مناسب خواهد داشت.

References    [1] C. L. P.D. Tougaw, \" Logical devices implemented using quantum cellular,\" Appl, vol. 75, no. Phys, p. 1818–1824., 1994. [2] P. G. A. Khurasia, \"Quantum Cellular Automata,\" 2006. [3] M. M. F. L. J. Huang, \"Design of sequential circuits by quantum-dot cellular automata,\" Microelectr.J, vol. 38, p. 525–537, 2007. [4] R. e. a. Zhang, \"A method of majority logic reduction for quantum cellular automata.,\" IEEE Transactions on Nanotechnology, vol. 3.4, pp. 443-450, 2004. [5] K. W. R. K. Kyosun Kim, \" Quantum-dot cellular automata design guideline,\" IEICE Trans, vol. 6, no. Fund, p. 1607–1614, 2006. [6] M. Niemir, \"Deigning Digital Systems in Quantum Cellular Automata, M.Sc.Thesis,\" Department of Computer Science and Engineering Notre Dame, Indiana, 2004. [7] M. L. Y. L. C.S. Lent, \"Bennett clocking of quantum-dot cellular automata,\" IOP, vol. 17, no. Nanotechnology, p. 4240–4251, 2006. [8] M. O. F. L. V. Vankamamidi, \"Two-dimensional schemes for clocking/timing of QCA circuits,\" IEEE Trans, vol. 27, no. Comput.-Aided Des. Integrated Circuits Syst, p. 34–44, 2008. [9] T. D. G. J. R. B. K. Walus, \"QCA designer: a rapid design and simulation tool for quantum-dot cellular automata,\" IEEE Trans., vol. 3, no. Nanotechnol, pp. 26-31, 2004. [10] B. S. G. K. Z. A. V. A. Shahini Shamsabadi, \"Applying inherent capabilities of quantum-dot cellular automata to design: D flip-flop case study,\" J. Syst, vol. 55, no. Archit, pp. 180-187, 2009. [11] K. N. Sara Hashemi, \"New robust QCA D flip flop and memory structures,\" Microelectronics Journal , vol. 43, pp. 929-940, 2012. [12] K. W. G. A. J. a. V. S. D. A. Vetteth, \" Ram design using quantum-dot cellular automata,\" NanoTechnology Conference and Trade Show, vol. 2, pp. 160-163, 2003.

Download PDF 

International Journal of Engineering
E-mail: office@ije.ir
Web Site: http://www.ije.ir